Εμφάνιση 1-7 από 7
  1. #1
    Εγγραφή
    02-11-2003
    Περιοχή
    40-65N 22-9E
    Ηλικία
    44
    Μηνύματα
    56.027
    Downloads
    64
    Uploads
    73
    Τύπος
    VDSL2
    Ταχύτητα
    51200/5120
    ISP
    ΟΤΕ Conn-x
    DSLAM
    ΟΤΕ - ΒΑΡΝΑΣ
    Router
    ZTE Speedport Entry 2i
    Path Level
    Fastpath
    Hardware
    Οι κατασκευαστές ημιαγωγών ιστορικά είναι τολμηροί όταν πρόκειται για την εισαγωγή νέων τεχνολογιών παραγωγής. Η Intel, η AMD (και η Globalfoundries), η TSMC, είναι εταιρείες που ποντάρουν στην εμπιστοσύνη των επενδυτών: δίνουν την καλύτερη δυνατή εικόνα για πρόοδο και πρωτοπορία στην έρευνα, γιατί αυτό αυξάνει τιμές μετοχών, επενδύσεις, και διαθέσιμα κεφάλαια που έχουν για την επίτευξη αυτών των φιλόδοξων στόχων.

    Ωστόσο, τα τελευταία χρόνια βλέπουμε την ισχυρή Intel να έχει πέσει θύμα απρόβλεπτων επιπλοκών όσον αφορά την εξέλιξη της λιθογραφίας της. Γι' αυτό από το "τικ-τοκ" (αρχιτεκτονική-λιθογραφία) πήγαμε στα 14nm++. Και καθώς η Intel, η Globalfoundries και η TSMC ανταγωνίζονται να κατεβάσουν τη λιθογραφία κάτω από τα 7 nm με wafer 250 χιλ. και χρήση EUV, τα πράγματα σκουραίνουν.

    Ίσως χρειαστεί έντονη αλλαγή προσδοκιών, καθώς η νέα έρευνα - και η παραγωγή πραγματικού πυριτίου - θέτει υπό αμφισβήτηση τα προηγουμένως εκτιμώμενα χρονοδιαγράμματα για προϊόντα 7 nm και 5 nm. Το πρόβλημα με τα 7 nm είναι μικρότερο - οι αποδόσεις (yields) δεν είναι ακόμα εκείνες που επιθυμούν οι κατασκευαστές. Αλλά αυτό είναι αναμενόμενο (κι ας είναι χειρότερες από το αναμενόμενο) και υπάρχει ακόμα χρόνος για τη βελτίωση των αποδόσεων μέχρι να κυκλοφορήσει το πραγματικό προϊόν (όπως το Zen 2 της AMD, για παράδειγμα). Ωστόσο, στα 5 nm, τα πράγματα γίνονται πολύ μικρά για την υπάρχουσα τεχνολογία λιθογραφίας - τα ελαττώματα και οι αποδόσεις είναι πολύ χαμηλότερα από τα αναμενόμενα επίπεδα, με διάφορες ανωμαλίες να εμφανίζονται στη δοκιμαστική παραγωγή. Και δείτε το κόστος εντοπισμού των ελαττωμάτων: οι ερευνητές λένε ότι τους παίρνει μέρες για να εξετάσουν τσιπ στα 7 nm και 5 nm για ελαττώματα.

    Τα ελαττώματα ξεκινάνε να παρουσιάζονται σε κρίσιμες διαστάσεις ήδη από τα 15nm, λιθογραφία που απαιτείται για την κατασκευή τσιπ στα 5 nm (με στόχο για μαζική παραγωγή το 2020). Η κατασκευάστρια εξοπλισμού EUV, ASML , σχεδιάζει ένα νέο, επόμενης γενιάς σύστημα EUV το οποίο απαλείφει τα ελαττώματα αυτά στις μικρές λιθογραφίες - αλλά το σύστημα αυτό αποκλείεται να είναι διαθέσιμο μέχρι το 2024.

    Υπάρχει κι ένα ακόμα μικρό πρόβλημα, με την καινούρια διαδικασία EUV όμως: η φυσική που την επηρρεάζει. Ερευνητές και μηχανικοί ακόμα δεν κατανοούν ακριβώς ποιες αλληλεπιδράσεις παίζουν ρόλο στη χάραξη αυτών των πολύ μικρών σχεδίων με φως EUV. Λογικά θα έχουμε νέα απρόβλεπτα προβλήματα που θα μας προκύψουν τότε, και ανάγκη για περαιτέρω μελέτη, δοκιμές και επαναλήψεις, απλά για να καταλάβουμε τί παίζει ρόλο στην τελική ποιότητα του wafer που θα πάρουμε. Οπότε, απ' ό,τι φαίνεται, πάει πέταξε το πουλάκι για το 2020.



    Πηγή: Techpowerup
    Τελευταία επεξεργασία από το μέλος WAntilles : 19-04-18 στις 18:05.

  2. #2
    Εγγραφή
    09-06-2007
    Περιοχή
    ΗΜΑΘΙΑ
    Ηλικία
    34
    Μηνύματα
    10.423
    Downloads
    15
    Uploads
    6
    Τύπος
    ADSL2+
    Ταχύτητα
    20266/939
    ISP
    Conn-x OTE
    DSLAM
    ΟΤΕ - ΑΛΕΞΑΝΔΡΕΙΑ
    Router
    Sweex MO300N (300Mbps N)
    SNR / Attn
    3.2(dB) / 6.7(dB)
    Path Level
    Fastpath
    Γιατί απλά δεν επενδύουν σε περισσότερα cores και μεγαλύτερο die; Πόσο μπορεί να μικρύνει η λιθογραφία;
    Επενδύοντας σε cores θα σπρώξουν και το software να γίνει πιο συμμετρικό με κέρδος στην απόδοση.
    Το δικαίωμά σου να μιλάς δεν περιλαμβάνει την υποχρέωσή μου να σε πάρω στα σοβαρά.

  3. #3
    Εγγραφή
    01-11-2008
    Ηλικία
    31
    Μηνύματα
    602
    Downloads
    10
    Uploads
    0
    Ταχύτητα
    20480/1024
    ISP
    Forthnet
    DSLAM
    Forthnet - Ν. ΗΡΑΚΛΕΙΟ
    Router
    Siemens CL-110
    Path Level
    Interleaved
    Παράθεση Αρχικό μήνυμα από manosdoc Εμφάνιση μηνυμάτων
    Γιατί απλά δεν επενδύουν σε περισσότερα cores και μεγαλύτερο die; Πόσο μπορεί να μικρύνει η λιθογραφία;
    Επενδύοντας σε cores θα σπρώξουν και το software να γίνει πιο συμμετρικό με κέρδος στην απόδοση.
    κατανάλωση......

  4. #4
    Εγγραφή
    12-11-2005
    Ηλικία
    42
    Μηνύματα
    16.029
    Downloads
    12
    Uploads
    0
    Τύπος
    VDSL2
    Ταχύτητα
    10/100
    ISP
    Wind
    DSLAM
    Wind - ΠΕΡΙΣΤΕΡΙ
    Router
    Asus N17U <-rules
    SNR / Attn
    11(dB) / 14(dB)
    Path Level
    Interleaved
    3D stacking ειναι το μελλον. Χαμηλοτερα ρολογια, περισσοτερα του ενος stacks.
    PC1 CPU:i5-8600k,GPU:1070 KFA2 EX,RAM::16GB DDR4-3200,MOBO:Asrockz370Extreme4,SSD:SandiskExtremePro240GB
    PC2 CPU:i5-2500k,GPU:970 G1,RAM::16GB DDR3-2133,MOBO:AsrockP76Extreme6,SSD:CorsairGT120GB
    Spares: 7950WF3,GTX 570:(,HD5850,HD3870
    Androids: PocoF1 6/128,Xiaomi Redmi 2 Note Prime,LenovoK3Note,Beelink GT1+X2,CX-919,Cube U30-GT,MK-806,ZTE Carl
    Reviews: ATI 4870X2, ΑΤΙ 4850,test GTX 970 σε 3 CPUs

  5. #5
    Εγγραφή
    30-09-2005
    Ηλικία
    42
    Μηνύματα
    5.847
    Downloads
    6
    Uploads
    0
    Πλέον οι ονομασίες Χnm έχουν χάσει το νόημα τους. Δεν είναι συγκρίσιμες ανάμεσα σε διαφορετικούς κατασκευαστές και πολλές φορές 2 processes με διαφορετικό Χ είναι στην ουσία ίδια με ελάχιστες διαφορές μόνο σε ενα στάδιο.

    Παράθεση Αρχικό μήνυμα από psolord Εμφάνιση μηνυμάτων
    3D stacking ειναι το μελλον. Χαμηλοτερα ρολογια, περισσοτερα του ενος stacks.
    Κανείς δεν ξέρει ποιό είναι το μέλλον αυτή τη στιγμή. Extreme UV; Stacking; Άλλα υλικά (π.χ. γραφένιο); Υπάρχουν διάφορες προτάσεις.
    If the facts don't fit the theory, change the facts.
    Albert Einstein


  6. #6
    Εγγραφή
    08-04-2016
    Μηνύματα
    141
    Downloads
    0
    Uploads
    0
    Ταχύτητα
    51200/5120
    ISP
    Wind
    Παράθεση Αρχικό μήνυμα από psolord Εμφάνιση μηνυμάτων
    3D stacking ειναι το μελλον. Χαμηλοτερα ρολογια, περισσοτερα του ενος stacks.
    The cost will be too damn high.

  7. #7
    Εγγραφή
    16-10-2004
    Περιοχή
    ΝΕΟΣ ΚΟΣΜΟΣ
    Ηλικία
    45
    Μηνύματα
    1.662
    Downloads
    1
    Uploads
    0
    Τύπος
    VDSL2
    Ταχύτητα
    51200/5120
    ISP
    Forthnet
    DSLAM
    Forthnet - ΑΚΡΟΠΟΛΗΣ
    Router
    ZXHN H168N
    SNR / Attn
    21.3(dB) / 5.6(dB)
    Path Level
    Interleaved
    Παράθεση Αρχικό μήνυμα από manosdoc Εμφάνιση μηνυμάτων
    Γιατί απλά δεν επενδύουν σε περισσότερα cores και μεγαλύτερο die; Πόσο μπορεί να μικρύνει η λιθογραφία;
    Επενδύοντας σε cores θα σπρώξουν και το software να γίνει πιο συμμετρικό με κέρδος στην απόδοση.
    Υπάρχει και ένας άλλος περιορισμός στο μέγεθος του die που σχετίζεται με την διάδοση των ηλεκτρικών σημάτων μέσα στο τσιπ. Αν είναι πολύ μεγάλο το die τότε οι χρόνοι διάδοσης των σημάτων (που --χοντρικά-- ισούνται με την διάσταση του die διά την ταχύτητα του φωτός) γίνονται συγκρίσιμοι με την περίοδο της συχνότητας λειτουργίας του τσιπ και αυτό δημιουργεί προβλήματα. Για να λειτουργεί σωστά ένα τσιπ οι χρόνοι διάδοσης των σημάτων πρέπει να είναι μικρότεροι (πάλι χοντρική εκτίμηση εδώ) του 1/10 της περιόδου. Αν βάλουμε ως στόχο μεγάλο die τότε θα πρέπει να αυξηθεί η περίοδος (η ισοδύναμα να μειωθεί η συχνότητα λειτουργίας), δώρο άδωρον δηλαδή.

Παρόμοια Θέματα

  1. Μηνύματα: 80
    Τελευταίο Μήνυμα: 28-02-18, 15:19
  2. Μηνύματα: 113
    Τελευταίο Μήνυμα: 21-11-17, 21:42
  3. Μηνύματα: 0
    Τελευταίο Μήνυμα: 16-11-17, 17:56
  4. Μηνύματα: 13
    Τελευταίο Μήνυμα: 14-09-17, 23:43
  5. Μηνύματα: 1
    Τελευταίο Μήνυμα: 25-06-17, 17:07

Tags για αυτό το Θέμα

Bookmarks

Bookmarks

Δικαιώματα - Επιλογές

  • Δεν μπορείτε να δημοσιεύσετε νέα θέματα
  • Δεν μπορείτε να δημοσιεύσετε νέα μηνύματα
  • Δεν μπορείτε να αναρτήσετε συνημμένα
  • Δεν μπορείτε να επεξεργαστείτε τα μηνύματα σας
  •  
  • Τα BB code είναι σε λειτουργία
  • Τα Smilies είναι σε λειτουργία
  • Το [IMG] είναι σε λειτουργία
  • Το [VIDEO] είναι σε λειτουργία
  • Το HTML είναι εκτός λειτουργίας