Τα Νεα Της AMD

[MNP-10]

Ή πολύ απλά όσο το επιτρέπει κάθε αλλαγή στην λιθογραφία κάνουν και τις ανάλογες βελτιώσεις...

Το θεμα ειναι οτι σχεδον ποτε η cache δε μπορει να δωσει τοση αποδοση οσο τα περισσοτερα processing units / computing units...

Λες να μην τους ενδιαφέρει;

https://research.nvidia.com/publicat...ip-Module-GPUs

Είναι σε στάδιο R&D ακόμα.

Καλα ειδικα την nvidia δε την ενδιαφερει καθολου, μαζι με ολα τα αλλα που εχει στα R&D συρταρια. ΟΟΟΟΟΟΟΟΟΟΟταν η amd πλησιασει, τοτε ΙΣΩΣ να βγαλει κατι. Μεχρι τοτε δεν εχει κανενα λογο να ζοριζεται. Η nvidia ειναι το αντιστοιχο της intel. Κωλοβαραει μεχρι εκει που την παιρνει. Δεν ειναι οτι δε μπορουν να δωσουν καλυτερο προϊον ΤΩΡΑ. Μπορουν. Δε θελουν. Δεν εχουν λογο.

Είναι και το TDP αστείο όμως. Η αγορά των PC από τους enthusiasts κινείται πλέον, η πλειοψηφία εμφανώς δεν αλλάζει hardware εδώ και πολλά χρόνια.

Ακριβως, lower tdp, μεγαλυτερο density στα τρανζιστορ γιατι δεν εχουν θεμα ζεστης. Ενω το αλλο που ψηνεται αναγκαζονται και σπαταλανε τεραστιο die space με μεγαλυτερες αποστασεις για να παιζει stable. Αν επαιζαν modular με 4 dies πχ των 100mm2 (ας πουμε 10δις τρανζιστορ εκαστο), =400mm2 συνολο, καλυτερα dies, καλυτερο thermal dissipation, καλυτερα thermals γενικοτερα γιατι δε θα ζεσταινονται τοσο με χαμηλοτερα clock + voltages. Και εχεις 40δις transistor, αντι ...13. Πες οτι τα τρεχεις σε μισα frequencies και ακομα χαμηλοτερα voltages απ'το μισο, και ξαφνικα εχεις αποδοση αντιστοιχη με ~20 δις transistor σε ψηλα clock και καταναλωση στο 25-35% των ...13 δις τρανζιστορ.

Τι να πεις μετά... να βγάζουν binaries και για Pentium II με MMX; Κάποια στιγμή πρέπει να ανέβει το dev baseline αντί να ασχολούνται με αρχαιολογίες.

Μα δεν ενοχλει κανεναν το binary. Οπως βγαζουν binaries για pc win32, win64, apple, linux, ας βγαλουν και 2-3 εξτρα για μερικα παραπανω sets. Σιγα το πραμα. Τον κωδικα τον εχεις. Αφου τον εχεις πρεπει να τον σεβαστεις και να τον αξιοποιησεις ωστε να παιζει οσο το δυνατον καλυτερα στο μηχανακι του χρηστη. Αν σε νοιαζει. Αν δε σε νοιαζει, οκ. Λες στο χρηστη να παρει αλλο μηχανακι.

[uncharted]

Το θεμα ειναι οτι σχεδον ποτε η cache δε μπορει να δωσει τοση αποδοση οσο τα περισσοτερα processing units / computing units...

Και τότε γιατί η Vega θεωρείται ναυάγιο έναντι των Pascal/Turing; Επειδή της λείπει το raw compute power;

Άλλα λέγαμε πιο πάνω...

Καλα ειδικα την nvidia δε την ενδιαφερει καθολου, μαζι με ολα τα αλλα που εχει στα R&D συρταρια. ΟΟΟΟΟΟΟΟΟΟΟταν η amd πλησιασει, τοτε ΙΣΩΣ να βγαλει κατι. Μεχρι τοτε δεν εχει κανενα λογο να ζοριζεται. Η nvidia ειναι το αντιστοιχο της intel. Κωλοβαραει μεχρι εκει που την παιρνει. Δεν ειναι οτι δε μπορουν να δωσουν καλυτερο προϊον ΤΩΡΑ. Μπορουν. Δε θελουν. Δεν εχουν λογο.

Άρα λες το έχει έτοιμο/τελειωμένο και απλά δεν το βγάζει... όπως έχει έτοιμη και πάμφθηνη HBM3, αλλά προτιμάει την GDDR6.

RTX γιατί έβγαλε; Από ποιόν ζορίστηκε;

Ακριβως, lower tdp, μεγαλυτερο density στα τρανζιστορ γιατι δεν εχουν θεμα ζεστης. Ενω το αλλο που ψηνεται αναγκαζονται και σπαταλανε τεραστιο die space με μεγαλυτερες αποστασεις για να παιζει stable. Αν επαιζαν modular με 4 dies πχ των 100mm2 (ας πουμε 10δις τρανζιστορ εκαστο), =400mm2 συνολο, καλυτερα dies, καλυτερο thermal dissipation, καλυτερα thermals γενικοτερα γιατι δε θα ζεσταινονται τοσο με χαμηλοτερα clock + voltages. Και εχεις 40δις transistor, αντι ...13. Πες οτι τα τρεχεις σε μισα frequencies και ακομα χαμηλοτερα voltages απ'το μισο, και ξαφνικα εχεις αποδοση αντιστοιχη με ~20 δις transistor σε ψηλα clock και καταναλωση στο 25-35% των ...13 δις τρανζιστορ.

Και γιατί δεν το βγάζει κάποιος να διαλύσει τον ανταγωνισμό;

Μα δεν ενοχλει κανεναν το binary. Οπως βγαζουν binaries για pc win32, win64, apple, linux, ας βγαλουν και 2-3 εξτρα για μερικα παραπανω sets. Σιγα το πραμα. Τον κωδικα τον εχεις. Αφου τον εχεις πρεπει να τον σεβαστεις και να τον αξιοποιησεις ωστε να παιζει οσο το δυνατον καλυτερα στο μηχανακι του χρηστη. Αν σε νοιαζει. Αν δε σε νοιαζει, οκ. Λες στο χρηστη να παρει αλλο μηχανακι.

Δεν γίνεται να μην ανεβαίνει το baseline όμως, αλλιώς θα είχαμε ακόμα binaries για i386/i486/Pentium MMX.

Εδώ μέχρι και στον Linux Kernel εγκατέλειψαν το i386 support: https://www.extremetech.com/computin...-really-matter

Υπάρχει προφανώς κάποιο διαχειριστικό dev κόστος που δεν δικαιολογείται για αρχαιολογίες, κι ας έχει 500 options ο GCC...

[MNP-10]

Και τότε γιατί η Vega θεωρείται ναυάγιο έναντι των Pascal/Turing; Επειδή της λείπει το raw compute power;

Άλλα λέγαμε πιο πάνω...

Ουτε το memory bandwidth της λειπει, ουτε το compute power. Κατι εχει κανει πολυ στραβα στην υλοποιηση ή/και τους drivers και το compute performance (ή το compute+ram performance) δε μεταφερεται στα games. Φταινε οι drivers? Φταιει η συνεργασια με το API? Κατι φταιει. Και δεν ειναι το hardware.

Άρα λες το έχει έτοιμο/τελειωμένο και απλά δεν το βγάζει... όπως έχει έτοιμη και πάμφθηνη HBM3, αλλά προτιμάει την GDDR6.

Μα δεν εχει καμμια δυσκολια το να βαλεις πολλαπλα dies μαζι. Εδω πριν 20+ χρονια βαζανε τις gpu να συνεργαστουν με ακομα πιο δυσκολο τροπο (μεσολαβουσε το bus / SLI). Εδω βγαζεις το bus απ'το equation και παιζεις στην ιδια καρτα επανω.

RTX γιατί έβγαλε; Από ποιόν ζορίστηκε;

Ειναι σαν την intel με το σπρωξιμο των instruction set. Δεν ανεβαζουν δραματικα τις επιδοσεις, απλα θελουν να εχουν τον ανταγωνιστη να τους κυνηγαει. Δλδ αμα αυριο η amd βαλει ολα τα instruction set της intel, η intel θα εφευρει ενα νεο instruction set ισα ισα για να το εχει αυτη και να μη το εχει η amd που θα πρεπει να περιμενει καποια χρονια να το βαλει (γιατι πρεπει να σχεδιαστει το κυκλωμα πανω στο πυριτιο - και μεχρι τοτε θα εχει μειονεκτημα). Ετσι ειναι και το RTX. Μεεεχρι να το βγαλει η AMD, θα ειναι ενα NVIDIA-exclusive feature. Δεν ειναι οτι ανεβασε τις επιδοσεις στις καρτες της, απλα εβαλε ενα feature που ο ανταγωνιστης δε το χει - ισα ισα για να το λεει (ακομα και αν αυτο ειναι ελαχιστο χρησιμο στην αρχη για τα games, αφου δε μπορει να υποστηριχτει απ'τους τιτλους αμεσα).

Και γιατί δεν το βγάζει κάποιος να διαλύσει τον ανταγωνισμό;

Γιατι ειναι μονο 2 εταιριες?

Δεν γίνεται να μην ανεβαίνει το baseline όμως, αλλιώς θα είχαμε ακόμα binaries για i386/i486/Pentium MMX.

Εδώ μέχρι και στον Linux Kernel εγκατέλειψαν το i386 support: https://www.extremetech.com/computin...-really-matter

Υπάρχει προφανώς κάποιο διαχειριστικό dev κόστος που δεν δικαιολογείται για αρχαιολογίες, κι ας έχει 500 options ο GCC...

Αυτο ειναι σε επιπεδο κωδικα, οχι σε επιπεδο binaries. (Σε επιπεδο binaries υπαρχουν διανομες με i586, δλδ pentium σκετο - ουτε καν mmx... πχ το suse που εχω τα πακετα τα εχει για x64 + i586). Και στο linux, επειδη ειναι OS, οχι game, εχουν διαφορετικο κωδικα για τη καθε αρχιτεκτονικη λογω asm που υπαρχει στο kernel. Σε πρακτικο επιπεδο η χρηση σε i386 ειχε ηδη καταργηθει γιατι τα 1-2mb ram που ειχαν τα 386 ηταν πλεον αδυνατο να τρεξουν το kernel του οποιου το bloat το βαζει σε σημαντικα μεγαλυτερο επιπεδο απαιτησεων μνημης.

[uncharted]

Ουτε το memory bandwidth της λειπει, ουτε το compute power. Κατι εχει κανει πολυ στραβα στην υλοποιηση ή/και τους drivers και το compute performance (ή το compute+ram performance) δε μεταφερεται στα games. Φταινε οι drivers? Φταιει η συνεργασια με το API? Κατι φταιει. Και δεν ειναι το hardware.

Αυτό φταίει από εποχής Maxwell:

https://www.techpowerup.com/231129/o...ased-rendering
https://www.techpowerup.com/img/17-0...52a8ca916c.jpg

Η nVidia έχει συνδέσει την L2 (scratchpad mem για tiling) με τα ROPs και έτσι μειώνει δραματικά τα memory accesses στην ρευματορουφήχτρα GDDR5/6.

Από εκεί προκύπτει και το αυξημένο efficiency σε 3D graphics, χωρίς μάλιστα να καταβάλλει επιπλέον κόπο ο προγραμματιστής. It just works.

Γι' αυτό μάλιστα την σκαπουλάρουν με πετσοκομμένα memory buses (192-bit σε mid-range κάρτα και την τιμολογούν κοντά €400), ενώ η AMD κατά καιρούς έχει βγάλει μέχρι 512-bit bus κάρτες... και φυσικά εξηγεί και την αυξημένη κατανάλωση.

Μα δεν εχει καμμια δυσκολια το να βαλεις πολλαπλα dies μαζι.

Αν δεν είχε δυσκολίες να στακάρεις chips με τα TSV, θα το είχαμε δει ήδη.

Ακόμα το παλεύουν για φθηνές HBM... πολύ περιορισμένη η παραγωγή.

Ειναι σαν την intel με το σπρωξιμο των instruction set. Δεν ανεβαζουν δραματικα τις επιδοσεις

Αυτό έρχεται σε αντίφαση με το θαυματουργό AVX-512 (Intel exclusive).

Γιατι ειναι μονο 2 εταιριες?

nVidia, AMD και σύντομα Intel στις GPGPUs... αλλά δεν νομίζω με την πρώτη να βγάλει κάτι τέτοιο: http://research.nvidia.com/publicati...ip-Module-GPUs

Ακόμα περιμένουμε να το δούμε στις CPUs...

[MNP-10]

Αυτό φταίει από εποχής Maxwell:

https://www.techpowerup.com/231129/o...ased-rendering
https://www.techpowerup.com/img/17-0...52a8ca916c.jpg

Η nVidia έχει συνδέσει την L2 (scratchpad mem για tiling) με τα ROPs και έτσι μειώνει δραματικά τα memory accesses στην ρευματορουφήχτρα GDDR5/6.

Από εκεί προκύπτει και το αυξημένο efficiency σε 3D graphics, χωρίς μάλιστα να καταβάλλει επιπλέον κόπο ο προγραμματιστής. It just works.

Γι' αυτό μάλιστα την σκαπουλάρουν με πετσοκομμένα memory buses (192-bit σε mid-range κάρτα και την τιμολογούν κοντά €400), ενώ η AMD κατά καιρούς έχει βγάλει μέχρι 512-bit bus κάρτες... και φυσικά εξηγεί και την αυξημένη κατανάλωση.

Το θεμα ειναι οτι και η vega εχει 4m l2 cache on die... οπότε μπορουν να το κανουν. Ή να κανουν work-around με prefetch αρκετα clocks πιο μποστα σε αυτα που θα γινουν render, ωστε να μην εχει χασομερια σε realtime σε σχεση με τη vram. Βαριουνται να βαλουν το prefetching?

Αν δεν είχε δυσκολίες να στακάρεις chips με τα TSV, θα το είχαμε δει ήδη.

Αυτο που προτεινω δεν εχει τοσο να κανει με το stacking οσο με τα multiple (μικροτερα) cores. Το αν θα γινει με stacked vram ή οχι δεν μου ειναι τοσο ενδιαφερον.

Αυτό έρχεται σε αντίφαση με το θαυματουργό AVX-512 (Intel exclusive).

Ναι γιατι πρωτη φορα απ'τα x64 + x64 SSE2 (που ανεβασαν τον αριθμο των general purpose registers απο 8 σε 16 και τα vector registers απο 16 σε 24 (8+8 mmx/sse σε 8+16 mmx/sse - απο xmm0-7 πηγε xmm0-15), το avx512 δινει επανω στους 16 general purpose registers + 8 mask registers (k0-k7) + 16 extra sse/avx2/avx512 registers (xmm16-xmm31 / ymm16-31 / zmm16-31).

Δλδ ακομα και sse κωδικα να θες να γραψεις, αμα εχεις +16 παραπανω vector registers μπορεις να κανεις καλυτερη δουλεια γιατι δε χρειαζεται να κανεις shift ολη την ωρα δεδομενα απο/προς την cache ή τη ram. Και στην ουσια ειναι παραπανω, γιατι αν παιζεις με masking τοτε δε χρειαζεται να τρως vector registers για τα masks αφου εχεις τους k registers για την ιδια δουλεια μιας και αρκετες avx512 εντολες παιζουν παρεα με τον k register για "δεικτη" του τι θες να κανεις. Ειναι υπερδιπλασιασμος με αλλα λογια. Οι arm εχουν 32 GP + 32 SIMD registers, οπότε μειωνεται λιγο το πλεονεκτημα τους σε σχεση με το x64 που δινει μαχη επιβιωσης. Φανταζομαι στην Intel πιο πολυ θα ηθελαν να αυξησουν και τους GPRegisters σε 32 αλλα θα σπασει το x64 compatibility. Πρεπει να βγει κατι σαν "advanced x64" για να γινει κατι τετοιο.

[uncharted]

Το θεμα ειναι οτι και η vega εχει 4m l2 cache on die... οπότε μπορουν να το κανουν. Ή να κανουν work-around με prefetch αρκετα clocks πιο μποστα σε αυτα που θα γινουν render, ωστε να μην εχει χασομερια σε realtime σε σχεση με τη vram. Βαριουνται να βαλουν το prefetching?

Υποτίθεται υπάρχει το DSBR, αλλά άγνωστο αν είναι ενεργοποιημένο στους drivers...

Αυτο που προτεινω δεν εχει τοσο να κανει με το stacking οσο με τα multiple (μικροτερα) cores. Το αν θα γινει με stacked vram ή οχι δεν μου ειναι τοσο ενδιαφερον.

Η HBM είναι προϋπόθεση για να πάνε σε τέτοια λογική και ακόμα είναι σπάνια, άρα και πανάκριβη.

Οι arm εχουν 32 GP + 32 SIMD registers, οπότε μειωνεται λιγο το πλεονεκτημα τους σε σχεση με το x64 που δινει μαχη επιβιωσης. Φανταζομαι στην Intel πιο πολυ θα ηθελαν να αυξησουν και τους GPRegisters σε 32 αλλα θα σπασει το x64 compatibility. Πρεπει να βγει κατι σαν "advanced x64" για να γινει κατι τετοιο.

Οι RISC παραδοσιακά έχουν παραπάνω registers και ακόμα περισσότερο αν είναι vector processing-focused. Αυτό το βλέπουμε και στις GPGPUs που έχουν τερατώδες register file size. Τελείως άλλες οι ανάγκες.

Το bold δεν πρόκειται να γίνει, για τον ίδιο λόγο που δεν περπατάει το IPv6. Βολεύονται με internal translation (register renaming), κατά αντιστοιχία με το IPv4 + NAT.

Το backwards compatibility είναι υψίστης σημασίας παντού και δεν τολμάει να το πειράξει κανείς.

[MNP-10]

Η HBM είναι προϋπόθεση για να πάνε σε τέτοια λογική και ακόμα είναι σπάνια, άρα και πανάκριβη.

Στη λογικη του διαγραμματος (τους) με τα stacked memories... οχι στη δικη μου προταση για modular dies (και μνημη-οτι-να-ναι)... τα processing cores δεν αλλαζουν απαιτησεις μνημης αμα εσυ τα βαλεις πανω σε ενα fabric... μπορει να τα βαλεις να παιζουν απ'τη ....shared DDR του συστηματος μεχρι hbm2.

Οι RISC παραδοσιακά έχουν παραπάνω registers και ακόμα περισσότερο αν είναι vector processing-focused. Αυτό το βλέπουμε και στις GPGPUs που έχουν τερατώδες register file size. Τελείως άλλες οι ανάγκες.

Το bold δεν πρόκειται να γίνει, για τον ίδιο λόγο που δεν περπατάει το IPv6. Βολεύονται με internal translation (register renaming), κατά αντιστοιχία με το IPv4 + NAT.

Το backwards compatibility είναι υψίστης σημασίας παντού και δεν τολμάει να το πειράξει κανείς.

Δεν ειναι και τοσο διαφορετικες. Επεξεργαστες γενικης χρησης ειναι και οι δυο... μπορει να τρεχουν μεχρι και τον ιδιο C κωδικα compiled διαφορετικα (πχ linux, windows) για αλλο target architecture.

Οτι δε θα γινει, και γω δε το βλεπω να γινεται συντομα, αλλα χρειαζεται. Υπαρχει τεραστιο register pressure. Ολη την ωρα σωνονται πραγματα στη ram / cache για να αδειαζουν registers και μετα ανακαλουνται και σ'αυτο το σεναριο το renaming δε βοηθαει οσο στο out-of-order execution. Στη πραξη οι διαθεσιμοι x64 registers ανα πασα στιγμη ειναι ελαχιστοι - συνηθως κατω απο 10. Πρεπει να αδειασουν προς την cache πριν γινει χρηση τους. Ετσι ο κωδικας μεγαλωνει χωρις λογο, οι caches γινονται polluted, τα δε χασομερια ανεβαινουν.

Μπορει να γινει χωρις να σπασει το backwards compatibility, αμα μπει ως extension. Αλλα θελει ιστορια. Βασικα επρεπε να το χει κανει η AMD οταν εβγαλε το AMD64 και αντι να σταματησει στο r15 να φθασει στο r31. Σκεφθηκε κοντοφθαλμα με τα δεδομενα του hardware του τοτε.

[uncharted]

Στη λογικη του διαγραμματος (τους) με τα stacked memories... οχι στη δικη μου προταση για modular dies (και μνημη-οτι-να-ναι)... τα processing cores δεν αλλαζουν απαιτησεις μνημης αμα εσυ τα βαλεις πανω σε ενα fabric... μπορει να τα βαλεις να παιζουν απ'τη ....shared DDR του συστηματος μεχρι hbm2.

Στην λογική να είναι ταϊσμένα επαρκώς όλα τα cores, αλλιώς υπάρχει και ο Threadripper/EPYC οπού μερικά cores ταΐζονται επαρκώς και άλλα πεινάνε.

Δεν ειναι και τοσο διαφορετικες. Επεξεργαστες γενικης χρησης ειναι και οι δυο... μπορει να τρεχουν μεχρι και τον ιδιο C κωδικα compiled διαφορετικα (πχ linux, windows) για αλλο target architecture.

Οτι δε θα γινει, και γω δε το βλεπω να γινεται συντομα, αλλα χρειαζεται. Υπαρχει τεραστιο register pressure. Ολη την ωρα σωνονται πραγματα στη ram / cache για να αδειαζουν registers και μετα ανακαλουνται και σ'αυτο το σεναριο το renaming δε βοηθαει οσο στο out-of-order execution. Στη πραξη οι διαθεσιμοι x64 registers ανα πασα στιγμη ειναι ελαχιστοι - συνηθως κατω απο 10. Πρεπει να αδειασουν προς την cache πριν γινει χρηση τους. Ετσι ο κωδικας μεγαλωνει χωρις λογο, οι caches γινονται polluted, τα δε χασομερια ανεβαινουν.

Μπορει να γινει χωρις να σπασει το backwards compatibility, αμα μπει ως extension. Αλλα θελει ιστορια. Βασικα επρεπε να το χει κανει η AMD οταν εβγαλε το AMD64 και αντι να σταματησει στο r15 να φθασει στο r31. Σκεφθηκε κοντοφθαλμα με τα δεδομενα του hardware του τοτε.

Γιατί 32 GPR και όχι 64 ή 128;

Εδώ βάλανε 128-bit στο IPv4 για future proofness (όχι ότι δεν έφταναν τα 64 bits), για να μην την ξαναπατήσουν όπως με τα 32-bit του IPv4...

[MNP-10]

Στην λογική να είναι ταϊσμένα επαρκώς όλα τα cores, αλλιώς υπάρχει και ο Threadripper/EPYC οπού μερικά cores ταΐζονται επαρκώς και άλλα πεινάνε.

Γιατί 32 GPR και όχι 64 ή 128;

Θα μπορουσε.

[uncharted]

Αν θυμαμαι καλα, στα 7νμ πρεπει να ξεκινησαν mass production τελη 17 / αρχες 18 για τα πρωτα τσιπακια (οχι της AMD, γενικοτερα). Όσο να ναι ολο και λιγη ωριμανση θα υπαρχει. Ενδεικτικα στο ιδιο timeframe η ιντελ εχει παει απο 10nm στα 10nm+ (απ'τον 8121u σε αυτα που τωρα παραγει και θα βγουν στο q2-q3, νομιζω laptop parts ice lake?)

Φρέσκο:

https://www.digitimes.com/news/a20190212PD200.html

[MNP-10]

Ωραια, ετσι να πεφτουν τα nm :P

- - - Updated - - -

TSMC is also on track to move a newer 5nm node to risk production in the second quarter of 2019, the sources noted. The foundry will fully incorporate EUV in the 5nm node.

Και αυτο σημαντικο....

[uncharted]

Ευτυχώς τα 5nm θα έχουν EUV χάραξη με την πρώτη. Πολύ σημαντικό...

[MNP-10]

Εντωμεταξυ η intel τα δικα της αντιστοιχα 5nm (δλδ το 7nm στο oregon expansion) θα ναι λεει οκ το 2021... Λ Ο Λ...

[netlag]

Εντωμεταξυ η intel τα δικα της αντιστοιχα 5nm (δλδ το 7nm στο oregon expansion) θα ναι λεει οκ το 2021... Λ Ο Λ...

δεν θα περίμενα 5nm chip πριν το τέλος του 20, αρχές του 21 από την TSMC.

[MNP-10]

Λογικα θα παιξει αναλογα με το ποτε θα βγει το iphone... Τωρα για amd desktop/laptop/server προφανως προσεθεσε κανα χρονο επανω...