Τα Νεα Της AMD

[netlag]

μακάρι

[Dark-Side]

Το boost κοντα στα 4,5 απο ότι καταλαβαίνω ειναι στον 12core CPU

[manosdoc]

Δύσκολα και στα 16 να είναι 4,5GHz.
Και καλά όλα αυτά... τιμούλες να δούμε...

[MNP-10]

Προσωπικα ειμαι περιεργος τι ειδους performance regresssion θα εχει η αφαιρεση του IMC απ'τα cores που παραδοσιακα εδινε καλο boost οταν ενσωματωνονταν on-die. Βεβαια τοτε ηταν εποχες που το IMC βρισκονταν στο northbridge και οχι σε ενα chiplet παραδιπλα στο ιδιο fabric, αλλα και παλι δεν ειναι on core. Λογικα τα αλλα improvements, ειτε το avx2(56) (+100%), ειτε μικροαλλαγες στο τροπο εκτελεσης καποιων εντολων, ειτε αλλαγες στις caches, θα το "ρεφαρουν" το loss και θα παρουμε και κατι εξτρα, αλλα ειναι να απορει κανεις τι θα γινονταν αμα το design εμενε με το IMC.

Η πλακα ειναι μετα θα δωσουν IMC σε κανα zen3, zen4, καταργωντας το i/o chiplet και θα λενε στο reddit, ΟΥΑΟ ΤΩΡΑ ΕΧΕΙ ΚΑΙ IMC.

[konig]

καλα κατσε να δουμε τι καλο εχουν φερει γενικα...γιατι στην ουσια το μονο πραγμα που ξερουμε ειναι για το avx και το οτι ειναι σε hp node

[MNP-10]

Το κακο των amd, που ειναι ταυτοχρονα και καλο, ειναι οτι εχουν πολυ περιθωριο στο πραγματικο ipc και το processing throughput (operations/sec). Κακο απ'την αποψη οτι αυτη τη στιγμη δε δινουν αυτο που πρεπει, καλο απ'την αποψη οτι μπορει να βελτιωθει πολυ - εχουν να δωσουν ακομα (σε αντιθεση με τα intel που ειναι σχεδον maxαρισμενα στα υφισταμενα designs).

Τα amd εχουν περιθωριο να ανεβασουν αποδοση με wider vectors, καλυτερη εκτελεση εντολων οπως οι BMI/2 οι οποιες υπαρχουν για λογους συμβατοτητας χωρις να δινουν σημαντικα οφελη (σε αντιθεση με τα intel), μειωση memory lag (εγιναν ηδη κινησεις), ανεβασμα του decoder throughput γιατι στο execution σκελος τα cores αντεχουν μεχρι 5 ins/cycle. Στα παραπανω θα προστεθει και το να ερθει πιο κοντα το memory controller στο die (μετα την αφαιρεση του απ'το die).

Τα intel εχουν περιθωριο να ανεβασουν αποδοση με εφαρμογη ολου του avx-512 set, με εξαλειψη lags στο avx/scalar execution (τρωει σκαλωματα), με ανοδο των cache sizes απο τα 32 -> 64, με αυξηση των processing units (ηδη γινεται θα παει απο 8->10 στο next gen για αυξηση του IPC απο 4->5 ins/cycles), και λιγο βελτιωση στο decoder για να κανει catch up.

Τα amd ειναι bottlenecked σε vectors/decoder και συντομα σε memory latency (?) οπου τουλαχιστον τα vectors θα τα διπλασιασουν, τα intel σε execution units/cache sizes απ'τα οποια το 1 θα το φτιαξουν και το αλλο θα το ψιλοφτιαξουν με data cache στα 48 και αυξηση του uop cache αντι του instruction cache, ωστε να πιανει τουλαχιστον περισσοτερα/μεγαλυτερα loops.

Δλδ εχει "low hanging fruits" για να μαζεψουν επιδοσεις και οι 2 απο refinements.

[uncharted]

Προσωπικα ειμαι περιεργος τι ειδους performance regresssion θα εχει η αφαιρεση του IMC απ'τα cores που παραδοσιακα εδινε καλο boost οταν ενσωματωνονταν on-die. Βεβαια τοτε ηταν εποχες που το IMC βρισκονταν στο northbridge και οχι σε ενα chiplet παραδιπλα στο ιδιο fabric, αλλα και παλι δεν ειναι on core. Λογικα τα αλλα improvements, ειτε το avx2(56) (+100%), ειτε μικροαλλαγες στο τροπο εκτελεσης καποιων εντολων, ειτε αλλαγες στις caches, θα το "ρεφαρουν" το loss και θα παρουμε και κατι εξτρα, αλλα ειναι να απορει κανεις τι θα γινονταν αμα το design εμενε με το IMC.

Η πλακα ειναι μετα θα δωσουν IMC σε κανα zen3, zen4, καταργωντας το i/o chiplet και θα λενε στο reddit, ΟΥΑΟ ΤΩΡΑ ΕΧΕΙ ΚΑΙ IMC.

Δεν πρόκειται να γίνει αυτό, δεδομένου ότι έχουν σφίξει πολύ τα γάλατα στην λιθογραφία... όλοι σε λογική LEGO θα πάνε.

Το I/O die είναι το northbridge.

[MNP-10]

Δεν πρόκειται να γίνει αυτό, δεδομένου ότι έχουν σφίξει πολύ τα γάλατα στην λιθογραφία... όλοι σε λογική LEGO θα πάνε.

Το I/O die είναι το northbridge.

Μα lego ειναι και το epyc1 / υφισταμενοι TR... 4 dies εχεις αλλα δεν υπαρχει i/o chiplet. Το ιδιο ακριβως design θα μπορουσαν να το τυπωσουν στα 7nm πχ χωρις chiplet. Και αυτο λογικα θα κανει η intel στα 10 (το αντιστοιχο 7αρι της tsmc)... shrink χωρις I/O + mem chiplet. Προφανως η προσεγγιση της ιντελ θα εχει πλεονεκτημα. Σε καποια φαση που θα θελουν να κερδισουν επιδοσεις στην AMD θα το ξανακανουν integrate.

[minas]

Μα lego ειναι και το epyc1 / υφισταμενοι TR... 4 dies εχεις αλλα δεν υπαρχει i/o chiplet. Το ιδιο ακριβως design θα μπορουσαν να το τυπωσουν στα 7nm πχ χωρις chiplet. Και αυτο λογικα θα κανει η intel στα 10 (το αντιστοιχο 7αρι της tsmc)... shrink χωρις I/O + mem chiplet. Προφανως η προσεγγιση της ιντελ θα εχει πλεονεκτημα. Σε καποια φαση που θα θελουν να κερδισουν επιδοσεις στην AMD θα το ξανακανουν integrate.

Εκτός του ότι με τη μετάβαση στα 7nm άλλαξε αρκετά το τσιπάκι ώστε να μην βολεύει το copy/paste, το I/O κύκλωμα δεν κερδίζει σημαντικά από τη σμίκρυνση και ταυτόχρονα τρώει πολύ χώρο.
Εάν ένα σφάλμα πέσει πάνω σε αυτή την επιφάνεια, έχεις χαλασμένο I/O και πετάς όλο το τσιπ. Αντίθετα, εάν έχεις χαλασμένους cores πουλάς πχ 12άρι αντί 16άρι και το τσιπάκι πάει στα "καλά".
Προσωπικά προτιμώ να πάρω 12 cores στα 5GHz με 300€, παρά να κέρδιζα λίγο από τη μονολιθική σχεδίαση και να κόστιζε το ίδιο τσιπ τα διπλάσια.
Έχει υπολογιστεί ότι έτσι η AMD έχει yields ~95%, ενώ με μονολιθική σχεδίαση θα έπεφτε κάτω από 80%. Επίσης είναι η μόνη σχεδίαση που φαίνεται ότι δίνει σημαντικό περιθώριο βελτίωσης για το μέλλον.
Όταν γίνουν πιο φτηνά και πιο αξιόπιστα τα 7nm, ίσως γίνει πάλι συμφέρον να ξαναδουν το μονολιθικό, αλλά για την ώρα δεν το βλέπω.

[MNP-10]

Δεν ειναι θεμα μονολιθικου vs multi-die. Τα σημερινα epic ειναι μονολιθικα? Οχι. Απλα εχουν και το Ι/Ο επανω με το IMC. Τα gains δεν ειναι απ'τη σμικρυνση του Ι/Ο αλλα απ'την εγγυτητα του στο die, μαζι με το on-die IMC.

Επίσης είναι η μόνη σχεδίαση που φαίνεται ότι δίνει σημαντικό περιθώριο βελτίωσης για το μέλλον.

Αυτο εννοειται. Αφου εγινε separate το IMC, εχουν στανταρ περιθωριο να μας πουν "ΤΩΡΑ ΤΟ IMC ΤΟ ΒΑΛΑΜΕ ON-DIE ΓΙΑ ΜΕΓΑΛΥΤΕΡΗ ΑΠΟΔΟΣΗ"

[uncharted]

Epyc είναι και αυτό και έχει I/O die:

https://wccftech.com/amd-epyc-rome-6...ocks-2-35-ghz/

Τι κόστος θα είχε χωρίς I/O die για να δώσει 64 cores;

Από την στιγμή που δεν βλέπουμε 450mm wafers, τελειώσανε τα μονολιθικά. Θα τα σπάνε σε κομμάτια όσο δεν πάει (επόμενο βήμα η πονεμένη... iGPU για τις APUs).

Άσε που το παρακάτω ισχύει για οποιαδήποτε λιθογραφία:

https://upload.wikimedia.org/wikiped...ion_2_-_EN.png

Η nVidia πληρώνει τα κέρατα της για 754mm2 die στα 12nm, γι' αυτό και η RTX 2080 Ti έχει 1000+... τέτοιο πείραμα στα 7nm δύσκολα θα δούμε.

https://wccftech.com/nvidia-future-gpu-mcm-package/

Και να ωριμάσουν κάποια στιγμή τα 7nm, το πιθανότερο θα είναι να έχουν 7nm I/O die + 5nm CPU chiplets.

ΥΓ: Κάπου είχα δει ένα tweet που έλεγε ότι δεν θα αυξηθεί δραστικά το latency με τον IMC στο I/O die. Μιλάμε για μονοψήφια nanoseconds.

[MNP-10]

Αμα το σκεπτικο ειναι να ριξεις το κοστος στο χωμα, η καλυτερη λυση ειναι να βγαζεις ...quad cores και να τα συνδεεις με το fabric. Δλδ στη παραπανω εικονα αντι για 8 dies των 8 για να παρεις 64 cores, θα βαλεις 16 dies των 4 (με IMC+I/O). Το I/O chiplet θα φυγει (οποτε ενα εργοστασιο λιγοτερο εμπλεκεται στη παραγωγη), ενω τα yields ανα quad core εκτοξευονται προς τα πανω σε σχεση με τα octacore dies.

- - - Updated - - -

ΥΓ: Κάπου είχα δει ένα tweet που έλεγε ότι δεν θα αυξηθεί δραστικά το latency με τον IMC στο I/O die. Μιλάμε για μονοψήφια nanoseconds.

Επειδη αν θυμαμαι καλα τα τελευταια τσιπακια χωρις IMC ηταν οι ...k7, και επειδη ολο το software των τελευταιων 15 ετων εχει γραφτει για τσιπακια με IMC, δεν αποκλειω κανα περιεργο σεναριο στυλ zen1 με τα CCX lags οπου θα θελουν καποια προγραμματα ή OS kernels τιποτα tweaks για να δουλευουν καλυτερα χωρις IMC.

[uncharted]

Αμα το σκεπτικο ειναι να ριξεις το κοστος στο χωμα, η καλυτερη λυση ειναι να βγαζεις ...quad cores και να τα συνδεεις με το fabric. Δλδ στη παραπανω εικονα αντι για 8 dies των 8 για να παρεις 64 cores, θα βαλεις 16 dies των 4 (με IMC+I/O). Το I/O chiplet θα φυγει (οποτε ενα εργοστασιο λιγοτερο εμπλεκεται στη παραγωγη), ενω τα yields ανα quad core εκτοξευονται προς τα πανω σε σχεση με τα octacore dies.

Και γιατί όχι dual core ή single core;

Γιατί το 8-core είναι το sweet spot αυτή την στιγμή.

Επειδη αν θυμαμαι καλα τα τελευταια τσιπακια χωρις IMC ηταν οι ...k7, και επειδη ολο το software των τελευταιων 15 ετων εχει γραφτει για τσιπακια με IMC, δεν αποκλειω κανα περιεργο σεναριο στυλ zen1 με τα CCX lags οπου θα θελουν καποια προγραμματα ή OS kernels τιποτα tweaks για να δουλευουν καλυτερα χωρις IMC.

Οι K7 είχαν τον IMC πολύ πιο μακριά.

https://twitter.com/chiakokhua/statu...33521045684229
https://twitter.com/chiakokhua/statu...93388899758080
https://twitter.com/mustmann/status/1089238684480782336

[MNP-10]

Και γιατί όχι dual core ή single core;

Γιατί το 8-core είναι το sweet spot αυτή την στιγμή.

Σε μεγεθος, το πιο κοντινο στο τωρινο sweet spot, θα ηταν το quad (με το IMC+I/O controller) με λιγο αυξημενα yields (αφου δε πιανει τον ιδιο χωρο με το octacore) και προφανως χωρις την αναγκη για το i/o + ram controller.

Εντωμεταξυ στο γραφημα δειχνει οτι ανεβηκε το memory latency απ'τα peak των ~80 στα peak ~100 με πιο sustained τα 90....



Δλδ εχουμε σταθερη αυξηση (μετα τις caches που δε μας ενδιαφερουν γιατι μετραμε ram latency) +12.5% latency (απ'τα 80 στα 90) εως +25% latency (απ'τα 80 στα 100).

[adtakhs]

Δύσκολα και στα 16 να είναι 4,5GHz.
Και καλά όλα αυτά... τιμούλες να δούμε...

Δεν το θεωρώ δύσκολο. Ίσως να είναι δύσκολο για το AM4 .

Εδώ ο 2950X έχει τα 4,1Ghz all cores turbo.